# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-231775

(43) Date of publication of application: 05.09.1997

(51)Int.CI.

G11C 14/00 G11C 11/22 H01L 27/10 H01L 27/108 H01L 21/8242

(21)Application number: **08-036026** 

(71) Applicant: HITACHI LTD

HITACHI VLSI ENG CORP

(22)Date of filing:

23.02.1996

(72)Inventor: ISODA MASANORI


TANAKA HITOSHI SAKATA TAKESHI KIMURA KATSUTAKA

## (54) FERROELECTRIC STORAGE DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent the generation of film fatigue only in one of a pair of reference cells, to reduce the failure rate of a storage device and to improve the reliability of a system by connecting and mounting an inversion circuit to a write circuit.

SOLUTION: An inversion circuit DF is installed by connecting data to a pair of reference cells DCt, DCb to a write circuit W, and write data are inverted at every read cycle or at every number of times of arbitrary read-cycles. Accordingly, inversion polarization is not deviated only to one side of a pair of the reference cells, the fatigue of a ferroelectric film can be lowered, the failure of a ferroelectric storage device is reduced, and the reliability of a system is improved.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号

# 特開平9-231775

(43)公開日 平成9年(1997)9月5日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ			技術表示箇所
G11C	14/00			G11C 1	1/34	352	A
	11/22			I:	1/22		
H01L	27/10	451		H01L 2	7/10	451	
	27/108					651	
	21/8242						
				審查請求	未請求	請求項の数8	OL (全 10 頁)
(21)出願番号	}	特願平8-36026	(71)出顧人	000005108			
					株式会社	土日立製作所	
(22)出顧日		平成8年(1996)2月23日					可台四丁目 6 番地
				(71)出願人	0002334	68	
					日立超二	エル・エス・アー	イ・エンジニアリン
					グ株式会	会社	
						<b>小平市上水本町</b>	5丁目20番1号
				(72)発明者			
							5丁目20番1号 日
							・エンジニアリング
					株式会社		
				(74)代理人	弁理士	小川勝男	
							最終頁に続く


## (54) 【発明の名称】 強誘電体記憶装置

## (57)【要約】

【課題】強誘電体記憶装置の対をなすリファレンスセル の書き込みデータが固定されることによる膜疲労の偏り を防止する。

【解決手段】反転回路DFをリファレンスセルDCt, DCbへのデータを書き込み回路Wに接続し、読み出し サイクル毎または任意の読み出しサイクル回数毎に、書 き込むデータを反転する。

#### 図 1



1

#### 【特許請求の範囲】

【請求項1】メモリセルにより生じたビット線対の電位 変化を検知増幅するセンスアンプ回路を有する半導体記 憶装置において、前記メモリセルは、強誘電体をキャパ シタの電極間に挟んだ構造を持つ強誘電体キャパシタの 一方の電極とピット線との間に電荷転送用トランジスター が接続され、前記メモリセルのデータにより電位変化が 生じるビット線と対をなす他方のビット線に基準電位を 発生するリファレンスセルは、前記メモリセルと同じ構 で構成し、基準電位はデータ1を書き込んだリファレン スセルとデータ0を書き込んだりファレンスセルを用い て発生し、前記データは読み出しサイクル毎に反転し書 き込むことを特徴とする強誘電体記憶装置。

【請求項2】請求項1において、該リファレンスセルの 前記電荷転送用トランジスタは前記データを出力する書 き込み回路の出力線に接続し、前記出力線はセンスアン プを含むメモリセルアレーのビット線との間にトランジ スタを介して接続し、前記リファレンスセルにデータを 記憶装置。

【請求項3】請求項1において、前記リファレンスセル の前記強誘電体キャパシタと前記電荷転送用トランジス タとの間にトランジスタのドレインまたはソース端子を 接続した書き込み用トランジスタを設け、前記出力線を 前記書き込み用トランジスタの他端と接続した強誘電体 記憶装置。

【請求項4】請求項1において、センスアンプと前記り ファレンスセルを含むメモリセルアレーを二つ配置し、 前記メモリセルアレー間のピット線同士を接続するビッ ト線接続用トランジスタを設け、前記メモリセルからの 信号増幅をする時には、その基準電位は前記ピット線接 続用トランジスタにまたがって配置接続されている二つ の前記リファレンスセルを用いて発生する強誘電体記憶

【請求項5】請求項1において、任意の読み出しサイク ル回数毎にリファレンスセルに書き込むデータを反転す る強誘電体記憶装置。

【請求項6】請求項1において、前記リファレンスセル するリファレンスセル対を変える強誘電体記憶装置。

【請求項7】請求項6において、任意の読み出しサイク ル回数毎にリファレンスセルに書き込むデータを反転す る強誘電体記憶装置。

【請求項8】請求項5または請求項7において、読み出 しサイクルの回数をカウントするカウンタ回路を前記強 誘電体記憶装置内に設けた強誘電体記憶装置。

【発明の詳細な説明】

[0001]

関する。

[0002]

【従来の技術】強誘電体記憶装置は強誘電体が持つ自発 分極特性を利用した記憶装置であり、リフレッシュ動作 が不要で、しかも電源電圧の降下時や電源の遮断時でも 記憶データが消失しない特長を持っている。

2

【0003】強誘電体を用いたメモリセルとして、従来 DRAM (Dynamic Random AccessMemory) で使われて きた1MOS (Metal Oxide Semiconductor) トランジス 造の強誘電体キャパシタと前記電荷転送用トランジスタ 10 タと1キャパシタで構成するセルがある。このセルはセ ル面積が小さく高集積化に適するが、記憶データの読み 出し時にメモリセル信号を増幅するための基準電圧を必 要とする。言い換えれば、基準電圧を発生するリファレ ンスセルを読み出しサイクル毎に毎回動作させる必要が ある。このような基準電圧を発生する回路として、例え ば特開平5-242684 号公報に示すものがある。

【0004】図16に従来例を示す。Dt、Dbはビッ ト線、W0~Wnはワード線、IOt, IObはIO線 を示す。IO線はMOSトランジスタYt、Ybを介し 書き込む際に前記トランジスタを非導通にした強誘電体 20 てピット線に接続しチップ外部との信号授受を行う。複 数のメモリセルMCO~MCnはビット線とワード線の 交点に配置する。メモリセルのキャパシタHt, Hbは 強誘電体を誘電材料とするキャパシタであり、一方の端 子をスイッチングトランジスタSt, Sbに接続し他方 をプレート線CPLに接続する。また、リファレンスセ ルDC t, DCbもメモリセルと同様に接続する。ビッ ト線にはプリチャージ回路PCCとセンスアンプSAを 接続する。またリファレンスセルに電圧を書き込むため の回路Wを接続する。

【0005】ここではデータ1,0を高電位Vcc,低 電位Vssとして、例えば、MCOに記憶されたデータ の読み出し動作を説明する。まず、ビット線Dbに基準 電圧を発生させるために、信号PCt、PCb、EQを 高電位にし回路PCCを動作させてビット線Dt、Db をVcc/2にプリチャージする。この時、リファレン スセルDCt, DCbに接続したプレートRPLの電位 はVcc/2に保たれている。その後、PCt, PC b、EQを低電位にしてリファレンスセル用のワード線 RWを高電位にするとMt, Mbは導通状態になりDt 対をビット線に複数接続し、読み出しサイクル毎に選択 40 とСt, DbとCbは接続された状態になる。この状態 でRPLをVccまたはVssに変化すると、強誘電体 を用いたキャパシタCt、Cbの分極は電界の変化分だ け変わりピット線にプリチャージされた電荷の量も分極 の変化に相応して変わる。

【0006】ところで、リファレンスセルDCtはデー タ1に対応した電位Vccが書き込まれておりDCbに はデータ0が書き込まれているのでDt, Dbに発生し た電荷量の差はデータ1、0の信号差に等しい。そこで EQを高電位にするとDt, Dbは短絡状態になりデー 【発明の属する技術分野】本発明は強誘電体記憶装置に 50 夕1,0の信号差の中間電位が現れる。この中間電位を 基準電圧とする。

【0007】メモリセルMC0の読み出し動作は前記動 作と同様にピット線Dtのみに行えば良い。次に、Dt に現れたメモリセル信号とDbの基準電圧をセンスアン プSAを用いて差動増幅すればメモリセルに書き込まれ たデータの読み出し動作が完了する。

【0008】図17に強誘電体を用いたキャパシタの分 極特性を示す。図17は横軸に電圧V、縦軸に分極の大 きさPを示し、実線で分極特性を示す。分極特性は電圧 Vに対してヒシテリシスループを持つ。

【0009】図17を用いてリファレンスセルの動作を キャパシタの分極状態と照らし合わせて説明する。A点 はプレートRPLをVcc/2に保ちデータ1つまりV ccを書き込んだ状態、B点はデータOを書き込んだ状 態を示す。この時ワード線が低電位になればキャパシタ はこの分極状態を保つ。次にC点とD点はワード線が選 択された時の状態でありMt, Mbが導通となり、ビッ ト線Dt, DbもVcc/2にプリチャージされているた めキャパシタに掛かる電圧Vは零となる。この時、C点 は安定な分極状態 + Prであり、D点は安定な分極状態 20 することにより達成される。 -Prである。

【0010】G点、F点はRPLをVssに変化させた 時の分極状態を示す。G点は直線」とヒシテリシス曲線 の交点であり、F点は直線Kとヒシテリシス曲線の交点 である。 J, Kはビット線容量Cdの値で負の傾きを持 つ直線である。

【0011】 C点からRPLをVssに変化させた時の 状態を考えると、キャパシタCtに蓄えられた電荷量と Cdに蓄えられた電荷量が分極の変化に対して変わるこ とを意味するため-С d の傾きを持った直線が C 点から 30 けている点が異なる。 電圧-Vcc/2まで移動することとなり、この時のキ ャパシタCtに掛かる電圧はこの直線上のG点で示され る値となる。また、F点についても同様である。この時 読み出された電荷量がデータ1、0に対応する信号とな る。この後、書き込み回路Wの動作によりデータが書き 込まれ、G点はHのループを通ってA点に、F点はB点

【0012】ここで、問題となるのがC点からG点に達 するまでの強誘電体内の反転分極である。キャパシタC tはA点からC点の間、正の電圧による分極が行われ、 C点からG点の間は負の電圧により反転分極が行われ る。さらにHのループでも反転分極が行われる。この反 転分極は強誘電体膜の疲労原因となる。また、この現象 はデータ1のみに現れ、データ0には現れない。但し、 プレートをVccに変化させた場合はデータ0のみに現 れ、データ1には現れない。つまり、強誘電体の疲労に データ依存性が生じる。

【0013】特に、一対のピット線に一対のリファレン スセルが接続されている場合、複数のメモリセルに対し いられるためメモリセルよりも膜疲労が激しい。この膜 疲労は半導体記憶装置の故障原因となり、さらにシステ ムの故障原因となる問題が生じる。

#### [0014]

【発明が解決しようとする課題】以上のように、メモリ セルを1MOSトランジスタと1キャパシタで構成する 強誘電体記憶装置のリファレンスセルは強誘電体膜の疲 労にデータ依存性があり、メモリセルの読み出し動作に 応じて、毎回同じリファレンスセルが膜疲労を起こすと 10 いう問題がある。本発明の解決しようとする課題は、リ ファレンスセルの強誘電体膜の疲労を軽減することであ る。さらに、強誘電体膜の疲労を軽減することにより強 誘電体記憶装置の故障を低減し、システムの信頼性を向 上することである。

#### [0015]

【課題を解決するための手段】上記の課題は、一対のリ ファレンスセルに書き込む相補的なデータを読み出しサ イクル毎または任意の読み出しサイクル回数毎に反転さ せ、データ依存性を持つ強誘電体の膜疲労の偏りを解消

## [0016]

### 【発明の実施の形態】

〈実施例1〉図1に本発明の第1の概念的実施例を示 す。本実施例の特徴は、リファレンスセルにデータを書 き込むための書き込み回路に反転回路を接続し、1サイ クル毎に書き込みデータの反転を行うことである。

【0017】本実施例のARで囲まれた部分およびリフ ァレンスセルDCt, DCbは図16の従来例と同一で あり、書き込み回路Wの変更と新たに反転回路DFを設

【0018】図2に書き込み回路の実施例を示す。本実 施例ではPMOSトランジスタPtとNMOSトランジ スタN tを縦列接続した、いわゆるトライステートバッ ファであり、Pb, Nbも同様である。また、At, A bはNAND回路であり、Rt, RbはNOR回路であ る。出力OtはPt, Ntのドレインを共通にしたノー ドでありピット線Dtに接続し、また出力ObはDbに 接続している。

【0019】本回路はItが高電位になるとNAND回 40 路, NOR回路が導通状態になりAt, RtはQtの信 号を反転し出力OtにはQtの論理と同じ信号を出力す る。同様にAb、RbはQbの信号を反転しObにはQ bの論理と同じ信号を出力する。Itが低電位になると NAND路の出力 Ipt, Ipb が高電位, NOR回路 の出力Int, Inbが低電位になり、書き込み回路W の出力Ot, Obは高 (High) インピーダンスになる。 【0020】図3に反転回路の実施例を示す。本実施例 は破線で囲んだDFの部分がD型のフリップフロップで あり、DFは反転出力Qbを入力端子Dinに入力して で読み出しサイクル毎に毎回同じリファレンスセルが用 50 いるため、Itに入力されるクロックの1サイクル毎に 出力Qt, Qbは反転する。ここでQtとQbは相補信 号である。

【0021】図4に図3で用いた論理記号(a) とその 回路(b)を示す。回路はCMOSを用いたクロックド インバータであり、NMOSのゲートCnを低電位、P MOSのゲートCpを高電位にすることにより出力Oは Highインピーダンスになり、またCnを高電位、Cpを 低電位のとき入力Ⅰの反転信号を出力する。

【0022】図5に実施例のタイミングチャートを示 ているとして読み出し動作を説明する。まず、PCt. PCb, EQのパルス信号によりDt, DbをVcc/ 2にプリチャージする。次に、リファレンスセル用のワ ード線RWを立ち上げてRPLをVssにすると、Dt にはデータ1の信号電圧、Dbにはデータ0の信号電圧 が現れる。そこで、EQを立ち上げるとDt、Dbは短 絡しデータ1,0の信号電圧の中間値つまり基準電圧が 現れる。その後、同様にDtのみに前述の動作を行う。

【0023】PCtのパルスによりDtをプリチャージ し、ワード線WOを立ち上げてプレートCPLをVss に下げるとデータ1の信号が読み出される。ここまでで Dbには基準電圧, Dtにはデータ1の信号が現れる。 その後、センスアンプ駆動信号SAP、SANによりビ ツト線の信号を差動増幅をして、Ysn信号を立ち上げ ることによりビット線上の増幅した信号はIO線を通り チップ外部へと出力される。

【0024】この後、リファレンセルヘデータを書き込 む。まず、SAPとSAN及びRPLをVcc/2に戻 し、RWを立ち上げる。次に、反転回路のクロックIt を立ち上げると書き込み回路の出力は前サイクルのデー 30 タの反転信号OtにはVss, ObにはVccを出力し リファレンスセルDCt, DCbに書き込む。その後、 RWを立ち下げればリファレンスセルへの書き込みは終 了する。

【0025】以上のように、読み出し動作毎にリファレ ンスセルに書き込むデータは前サイクルで書き込んだデ 一夕を反転した信号で書き込むため、対をなすリファレ ンスセルの片側だけに反転分極が片寄らず、強誘電体膜 の疲労を軽減できる。さらに強誘電体記憶装置の故障を 低減しシステムの信頼性を向上させる。

【0026】〈実施例2〉図6に本発明の他の実施例を 示す。本実施例の特徴は、リファレンスセルDCt, D C b をMOSトランジスタを介してデータ線と接続したこと である。本実施例でARで囲まれた部分は従来例と同一 であり、リファレンスセルDC t, DCbはMOSトラ ンジスタCMt,CMbを介して接続する。Mt,Mb のゲートはRWに接続しRWの信号によりMt, Mbを 導通または非導通にする。リファレンスセルのキャパシ タCt, Cbにデータを書き込む場合、CMt, CMb

を削減する。

【0027】本実施例では書き込み回路の負荷が低減で きるため、高速にデータが書き込め、消費電力を低減で きる利点がある。

6

【0028】 (実施例3) 図7に本発明の他の実施例を 示す。本実施例の特徴は、リファレンスセルに新たにM OSトランジスタを接続して複数のリファレンスセルに 共通の書き込み回路を接続したことである。本実施例で ARで囲まれた部分は従来例と同一であり、リファレン す。例えば、メモリセルMCOにデータ1が書き込まれ 10 スセルDCt, DCbにMOSトランジスタTt, Tb のドレイン端子を接続する。ARとDCt及びDCbを 含むアレー部は複数ありB0~Bnで示す。Tt, Tb のソース端子は共通の書き込み線Wt,Wbに接続す る。Tt, TbのゲートはWDに接続しWDの信号によ りTt, Tbを導通または非導通にする。Ot, Obに 出力される書き込み回路Wの出力は前述の実施例と同様 であり、Itに入力されるクロックの1サイクル毎にデ ータを反転する。

> 【0029】本実施例では複数のリファレンスセルに対 20 して共通の書き込み回路を設けたことにより、レイアウ ト面積を小さくでき、さらにチップ面積を小さくできる 利点がある。

【0030】(実施例4)図8に本発明の他の実施例を 示す。本実施例の特徴は、書き込み回路にインバータを 用いたことである。本実施例では複数のアレーBO~B nは前述の実施例と同一であり、MOSトランジスタT t, Tbを用いたことにより書き込み回路WはHighイン ピーダンスの状態が必要でなくなり、トライステートバ ッファの代わりにインバータを用いている。

【0031】本実施例では論理素子数を削減したことに より、レイアウト面積を低減でき消費電力を低減する利 点がある。

【0032】〈実施例5〉図9に本発明の他の実施例を 示す。本実施例の特徴は、図1に示したリファレンスセ ルを含むメモリセルアレーを書き込み回路を中心にして 対称に配置し、トランジスタを介してビット線同士を接 続したことである。本実施例でARで囲まれた部分は従 来と同一であり、書き込み回路Wと反転回路DFを含む 回路WC0は図8のWC0と同一である。

40 【0033】リファレンスセルDCTtは左側アレーの ビット線DtLに、リファレンスセルDCTbはMOS トランジスタEtを挟んで対面する右側アレーのビット 線DtRに接続する。また同様に、DCBbはビット線 DbLに、DCBtはMOSトランジスタEbを挟んでD b R にそれぞれ接続する。つまり、D C T t とDCTb, D CBtとDCBbはリファレンスセルの対となる。

【0034】例えば、本実施例でピット線DbLに接続 したメモリセルの読み出し動作を行う場合、基準電圧を DtLに発生させる必要がある。DCTt, DCTbは を非導通にしてビット線を切り離し書き込み回路の負荷 50 予め書き込み回路によりそれぞれ相補的なデータを書き

力する。

[0050]

込んでおき、従来と同様にリファレンスセル用のワード線RWtを高電位にしてプレートRPtの電位を変化させるとビット線DtL,DtRに1,0の信号が発生する。次に、EQtを高電位にしMOSトランジスタEtを導通状態にするとDtLとDtRが短絡し信号1,0の中間電位つまり基準電圧が発生する。

【0035】本実施例では基準電圧を発生するときに、メモリセルに接続したピット線を用いないため、メモリセル信号と基準電圧を同時に読み出すことができ、データの読み出し時間を短縮できる利点がある。

【0036】〈実施例6〉図10に本発明の他の実施例を示す。本実施例の特徴は図1に示した実施例にカウンタ回路を設け、カウンタ回路の出力Icを反転回路DFに入力したことである。これにより、リファレンスセルに書き込むデータの反転を任意の読み出し回数毎に行うことである。

【0037】本実施例では読み出しサイクル毎にカウント値を一つ増加し、設定した読み出しサイクル回数とカウント値の一致を判定してIcにワンショットパルスを出力する。以上のように、本実施例ではデータの反転時 20 期を設計者またはユーザが自由に設定できる利点がある。

【0038】図11にカウンタ回路の実施例を示す。本回路は大きく分けて三つの部分から構成している。読み出しサイクルをカウントするカウント回路CC, 設定した読み出しサイクル回数とカウント値の一致を判定する判定回路DR, カウント値の一致により出力された信号をワンショットパルスに変換する出力回路OCである。

【0039】カウント回路CCは、入力信号の一周期分を半周期出力するフリップフロップFF0~FFnをチェーン接続した回路である。二進法で表される最下位ビットは読み出しサイクル毎に一周期出力する信号Trであり、後は順次最上位ビットFFnの出力信号Cnまでカウント値を出力する。

【0040】判定回路DRは読み出しサイクルの回数を設定する回路PFと、設定した値とカウント値の一致を判定するENO〜ENnとNAND回路で構成する。PFは従来使われているレジスタ回路やROM(Read Only Memory)を用い、ENO〜ENnはエクスクルシブ(Exclucive) NOR回路を用いる。ENO〜ENnは設定値とカウント値が一致すると出力EO〜EnにHighレベルの信号を出力する。その信号を入力してNAND回路NAはLowレベルを出力する。

【0041】出力回路OCは遅延回路DLとNOR回路 NRで構成する。NAの出力O1と遅延回路DLの出力 O2はNOR回路NRの入力であり、O1, O2がLo wレベルになると出力 I tはHighレベルを出力する。

【0042】図12にフリップフロップ回路の実施例を示す。本回路は二分の一分周回路であり、入力信号Cnの一周期に対して出力信号Cn+1が半周期出力する。

【0043】図13にカウンタ回路のタイミングチャー トを示す。本図では、二進法の0,1に対して電圧のロ ー (Low) レベル、ハイ (High) レベルが相応する。 【0044】読み出しサイクル値を1000に設定した 例について説明をする。始めに、Rstに一旦ハイレベ ルに立ち上げるワンショットパルスを入力する。カウン 夕回路の出力C0~C3は最下位ビット~最上位ビット のカウント値であり、全ての出力をローレベルにする。 次に、読み出しサイクル毎に一周期出力する信号Trを 10 カウンタ回路に入力する。カウンタ回路の出力C0~C 3は二進法のカウント値に従い0、1を繰り返す。PF で設定した値はDO~D3であり最下位ピット~最上位 ピットである。つまり、値1000はD3だけがハイレ ベルであり他はローレベルである。EO~E3はENO ~ENnの出力であり、E0~E2はC0~C2を反転 した信号になる。O1はNAの出力であり、E0~E3 が全てハイレベルになるとローレベルを出力する。02 は遅延回路 D L により O 1 の変化よりも少し遅れてハイ レベルを出力する。この遅れた時間 t d の間はO 1 とO 2は両方ともローレベルであり、NOR回路NRは出力 Icにハイレベルを出力しO2がハイレベルになった瞬 間Icはローレベルに立ち下がりワンショット信号を出

【0045】以上のように、読み出しサイクル回数の設定値毎にデータ反転信号を出力し、リファレンスセルに 反転したデータを書き込む。

【0046】(実施例7)図14に本発明の他の実施例を示す。図14は図1に示した第1の概念的実施例に複数のリファレンスセル対を接続した実施例であり、リファレンスセルのワード線を選択するデコーダDCを設け、それ以外は図1と同様である。リファレンスセルの選択の仕方は多くある。例えば、1サイクル毎に順次変える方法や数サイクル毎に変える方法、設定した時間毎に変える方法などある。いずれにしても、複数のリファレンスセルの強誘電体膜の劣化が均一になるように選択すれば良い。

【0047】本実施例では複数のリファレンスセル対を 接続することにより、さらに強誘電体膜の劣化を低減す る利点がある。

【0048】(実施例8)図15に本発明の他の実施例を示す。本実施例は図14の例にカウンタ回路を設けた例であり、複数のリファレンスセルを用いながら、任意の読み出しサイクル毎に書き込むデータを反転させる例である。

【0049】本実施例では複数のリファレンスセルを用いて強誘電体膜の劣化を低減し、データの反転時期を任意の読み出しサイクル回数値に設定できる利点がある。

【発明の効果】リファレンスセルに書き込むデータを反 50 転することにより、対となるリファレンスセルの一方に

a

生じた膜疲労を軽減できるため、強誘電体記憶装置の故障率を低減でき、システムの信頼性を向上できる。

#### 【図面の簡単な説明】

【図1】本発明の実施例1の半導体記憶装置の要部回路 図、

【図2】本発明の実施例1の書き込み回路の一例を示す 回路図。

【図3】本発明の実施例1の反転回路の一例を示す回路図。

【図4】本発明の実施例1の反転回路で用いた論理記号と回路の説明図。

【図5】本発明の実施例1の動作を示すタイミングチャート。

【図6】本発明の実施例2の要部回路図。

【図7】本発明の実施例3の要部回路図。

【図8】本発明の実施例4の要部回路図。

【図9】本発明の実施例5の要部回路図。

【図10】本発明の実施例6の要部回路図。

【図11】本発明の実施例6のカウンタ回路の一例を示す回路図。

【図12】本発明の実施例6のカウンタ回路で用いたフ

リップフロップの一例を示す回路図。

【図13】本発明の実施例6のカウンタ回路のタイミングチャート。

【図14】本発明の実施例7の回路図。

【図15】本発明の実施例8の回路図。

【図16】 従来例の半導体記憶装置の回路図。


【図17】強誘電体キャパシタの電圧と分極の関係を示す説明図。

#### 【符号の説明】

10 Dt, Db…ビット線、IOt, IOb…入出力線、PCC…プリチャージ回路、SA…センスアンプ、MCO~MCn…メモリセル、DCt, DCb…リファレンスセル、W…リファレンスセル用書き込み回路、DF…反転回路、SAN, SAP…センスアンプ駆動信号線、PCt, PCb…プリチャージ回路駆動信号線、SAN, SAP…センスアンプ駆動信号線、EQ…イコライズ駆動信号線、RW…リファレンスセル用ワード線、CPL…プレート線、RPL…リファレンスセル用プレート線、It…反転回路用クロック線、Vcc/2…電源電20 圧の中間電圧線。


【図1】

図 1



【図2】

図2




(b) 回路


【図3】


【図4】

図 4

(a) 論理記号









【図13】 図13 AB.... Rst CO CI C2 C3 D0 D1 D2 D3 E0 E1 E2 E3 01 **O**2 【図16】 【図17】

図15

【図15】





フロントページの続き

#### (72) 発明者 田中 均

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

### (72) 発明者 阪田 健

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 木村 勝高 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内